Budgetår
Institution
ISYExaminator
Kent PalmkvistSchemablock
HalvterminHT1: block 3
Huvudområden
ElektroteknikDatateknik
Nivå
A1XTidsfördelning
6,0HPSchemalagd tid: 44 timmar
Självstudietid: 116 timmar
SNY har ordet
Kursen inkluderar metoder och verktyg för konstruktion och implementering av komplexa elektroniska system. Speciellt betonas konstruktionsprocessen.Kursutvärderingar
Logga in för att läsa kursutväderingar |
Innehåll
Kursen inkluderar metoder och verktyg för konstruktion och implementering av komplexa elektroniska system. Speciellt betonas konstruktionsprocessen. Översättning av specifikation av stora komplexa system till exekverbar form för att undvika tolkningsproblem av specifikationen och möjliggöra estimeringar av prestanda. Uppdelning av beskrivningen i mindre och mer detaljerade delar till en nivå där varje block kan direkt översättas i hårdvara.
VHDL som språk. VHDL för modellering och syntes (automatisk översättning till grindnät) av digitala system. Modellering med olika grad av detaljrikedom för validering (testbänkar) och prestandauppskattningar. Tidmodeller i VHDL. Begränsningar och möjligheter med syntes. Praktiskt arbete med syntesverktyg för att förstå de problem och begränsningar som finns.
Programmerbara kretsar såsom FPGA och CPLD används allt oftare både för att ersätta ASICs som för att verifiera en konstruktion innan en ASIC tillverkas.
Beskrivning av konstruktionsprocessen för logiksyntes, optimering för VLSI implementering. Snabb prototyptillverkning med FPGA. Hur IP-block integreras i designprocessen.
Mål
Kursen inkluderar metoder och verktyg för konstruktion och implementering av komplexa elektroniska system. Speciellt betonas konstruktionsprocessen.
- Konstruera exekverbara modeller i hårdvarubeskrivande språk från en specifikation
- Modellera digitala system med hårdvarubeskrivande språk på olika abstraktionsnivåer
- Utföra projektarbete enligt en projektmodell
- Använda syntes och modelleringsverktyg för att skapa prototyper och applikationer i FPGA och VLSI
- Kunna använda VHDL för modellering, validering och syntes av avancerade digitala system
- Känna till hur IP-block fungerar och används i FPGA och VLSI konstruktion
Examinationsmoment
PRA1 - 4,0 HPProjektarbete (U,G)
LAB1 - 2,0 HP
Laborationer och inlämningsuppgift (U,G)
Examination
På kursen ges betygen Underkänd/Godkänd.Organisation
Förutom föreläsningar ingår en laborationsserie samt en projektuppgift.
Litteratur
Böcker
Valbar
K. L. Short, (2009) VHDL for Engineers Prentice HallSvensson T., Krysander C, (2011) Projektmodellen LIPS StudentlitteraturRelaterade profiler
Elektronik
ELE - ISY |
System-on-chip
SOC - ISY |
Rekommenderade förkunskaper
Grundläggande kurs i digitalteknik, grundläggande kurs i programmering.
Digitalteknik
TSEA51 - 4,0 HP - HT1 block 2 |
Påbyggnadskurser
Konstruktion av inbyggda DSP-processorer
TSEA26 - 6,0 HP - HT2 block 2 |
Systemkonstruktion CDIO
TSTE17 - 12,0 HP - HT1 block 4, HT2 block 4 |
Kommentarer
Logga in för att kunna läsa och skriva kommentarer. |