Y-sektionens studienämnd är ansvariga för att informationen på guiden är aktuell. Om du hittar någonting som inte stämmer kan du mejla SNY.

Budgetår


Institution

ISY

Examinator

Saghi Forouhi

Schemablock

Halvtermin

HT2: block 1

Huvudområden

Elektroteknik

Nivå

A1F

Tidsfördelning

6,0HP
Schemalagd tid: 54 timmar
Självstudietid: 106 timmar

SNY har ordet

Kursen ger en överblick över olika analoga förstärkare som är viktiga att känna till i senare kurser. Man får också en bra genomgång av programvaran Cadence.

Kursutvärderingar

Logga in för att läsa kursutväderingar

Innehåll

Kursen fokuserar på följande ämnen:

  • Modellering av MOS-transistorer och passiva element för analoga och digitala kretsar.
  • Analys, konstruktion och utvärdering av analoga CMOS integrerade kretsar. Som representativa exempel analyseras olika förstärkarsteg, ström- och spänningsgeneratorer, och andra grundläggande kretsblock. Kretsanalyserna kommer att behandla icke ideala effekter såsom brus och variationer i processparametrar, spänningar och temperatur.
  • Användning av dagens professionella kretssimulatorer för konstruktion, analys och utvärdering av integrerade kretsar.
  • Kretstekniska lösningar för synkronisering och klockgenerering på chip. Viktiga återkopplade kretsar såsom PLL (faslåst loop) och DLL (fördröjningslåst loop) kommer att analyseras.

 

Mål

Denna kurs syftar till att ge studenterna kunskap och erfarenhet inom konstruktion av analoga integrerade kretsar för system-på-chip i nanometer CMOS-teknologier. Kursen ger också en detaljerad introduktion till kretstekniska lösningar för synkronisering och klockgenerering på chip. Efter kursen ska studenten kunna:

  • Förstå möjligheter och begränsningar i avancerade CMOS teknologier.
  • Tillämpa små- och storsignal modellering av transistorer för analoga kretsar.
  • Analysera och konstruera analoga kretsar, såsom förstärkarsteg och andra vikitiga analoga byggblock.
  • Behärska grunderna i användning av dagens professionella kretssimulatorer för konstruktion, analys och utvärdering av integrerade kretsar med hög prestanda och låg känslighet för icke ideala effekter såsom brus, störningar, processvariationer och temperatur.
  • Uppvisa grundläggande kunskap om kommunikation, timing, synkroniseringmetoder och relaterade kretstekniska lösningar på chip.

 

Examinationsmoment

TEN1 - 4,0 HP
Skriftlig tentamen (U, 3, 4, 5)
LAB2 - 2,0 HP
Laborationer (U, G)
KTR1 - 0,0 HP
Frivilligt kursmoment (U, G)

Organisation

Denna kurs består av föreläsningar, lektioner och laborationsuppgifter. Lektionerna ger stöd åt kursen genom detaljerad analys av vissa exempelproblem, och laborationerna ger studenten möjlighet att lära sig kretsdesign, simulering och utvärderingsmetodik med hjälp av ett professionellt CAD-verktyg och standard CMOS-processmodeller.

Litteratur

Ordinarie litteratur

Böcker

  • Behzad Razavi, Design of Analog CMOS Integrated Circuits 2
    ISBN: 978-0072524932
    McGraw-Hill Higher Education

Kompletterande litteratur

Böcker

  • Phillip E. Allen and Douglas R. Holberg, CMOS Analog Circuit Design 3
    ISBN: 978-0199937424
    Oxford University Press

Relaterade profiler

Elektronik
ELE - ISY
System-on-chip
SOC - ISY

Rekommenderade förkunskaper

Digitala integrerade kretsar.

Digitala integrerade kretsar
TSTE86 - 6,0 HP - HT1 block 2

Påbyggnadskurser

VLSI-konstruktion, CDIO
TSEK06 - 12,0 HP - VT1 block 4, VT2 block 4

Kommentarer

Logga in för att kunna läsa och skriva kommentarer.